多項選擇題

用Verilog HDL設計系統(tǒng)時，為了提高系統(tǒng)資源利用率（即面積優(yōu)化），可以使用哪些方法進行優(yōu)化？（）

A.流水線設計
B.資源共享
C.邏輯優(yōu)化
D.串行化
E.寄存器配平
F.關鍵路徑法

微信掃碼免費搜題