填空題

一個完整的Verilog HDL設(shè)計(jì)模塊包括：（）、（）、（）和（）4個部分。

答案： 端口定義；I/O聲明；信號類型聲明；功能描述
題目列表

你可能感興趣的試題

填空題

一個基本的Verilog HDL程序由（）構(gòu)成。
答案： 模塊（module）
微信掃碼免費(fèi)搜題