單項選擇題

在VHDL中,可以用語句()表示檢測clock下降沿。

A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’

微信掃碼免費搜題