現(xiàn)代微機(jī)章節(jié)練習(xí)(2019.04.27)

問答題
編寫指令序列，把AX中的16b二進(jìn)制分為4組，每組4b，分別置入AL，BL，CL，DL中。
答案：
單項(xiàng)選擇題
CPU馬上響應(yīng)中斷的必要條件是（）。
A.CPU處于關(guān)中斷狀態(tài)
B.一條指令執(zhí)行完
C.正在響應(yīng)更高級別的中斷
D.正在執(zhí)行DMA操作
問答題
74LS138譯碼器的接線如下圖所示，寫出Y0、Y2、Y4、Y6所決定的內(nèi)存地址范圍。
答案：
單項(xiàng)選擇題
組成8K字節(jié)的存儲器，需要256×4位的存儲器芯片（）。
A.32片
B.64片
C.16片
D.50片
單項(xiàng)選擇題
SRAM和DRAM存儲原理不同，它們分別靠（）來存儲0和1的。
A.雙穩(wěn)態(tài)觸發(fā)器的兩個(gè)穩(wěn)態(tài)和極間是否有足夠的電荷
B.內(nèi)部熔絲是否斷開和雙穩(wěn)態(tài)觸發(fā)器
C.極間電荷和浮置柵是否積累足夠的電荷
D.極間是否有足夠的電荷和雙穩(wěn)態(tài)觸發(fā)器的兩個(gè)穩(wěn)態(tài)
單項(xiàng)選擇題
PC機(jī)采用向量中斷方式處理8級外中斷，中斷號依次為08H-0FH，在RAM 00：2CH單元開始依次存放23H、FFH、00H和F0H4個(gè)字節(jié)，該向量對應(yīng)的中斷號和中斷程序入口是（）。
A.OCH，23FFH：00F0H
B.OBH，F(xiàn)000H：FF23H
C.OBH，00F0H：23FFH
D.OCH，F(xiàn)000H：FF23H
單項(xiàng)選擇題
主機(jī)與外設(shè)之間有三種傳送方式，中斷方式的主要優(yōu)點(diǎn)是（）。
A.接口電路簡單、經(jīng)濟(jì)需要硬件少
B.傳送速度快
C.CPU時(shí)間利用率最高
D.能實(shí)時(shí)響應(yīng)I/O設(shè)備請求
問答題
編寫程序，鍵入一個(gè)以$為結(jié)束符的數(shù)字串，統(tǒng)計(jì)其中“0”～“9”各個(gè)數(shù)字出現(xiàn)的次數(shù)，分別存放到S0～S9這10個(gè)單元中去。
答案：
問答題
內(nèi)存緩沖區(qū)BUFFER定義如下，按照要求，寫出指令序列 BUFFER DB 20 DUP（？）（1）將緩沖區(qū)全部置為0，并使執(zhí)行時(shí)間最短。（2）將緩沖區(qū)全部置為空格字符（ASCII代碼20H），使用的指令條數(shù)最少（3）將緩沖區(qū)各字節(jié)依次設(shè)置為0，1，2，3，4，……，19（4）將緩沖區(qū)各字節(jié)依次設(shè)置為0，-1，-2，-3，-4，……，-19（5）將緩沖區(qū)各字節(jié)依次設(shè)置為30，29，28，27，……，11（6）將緩沖區(qū)各字節(jié)依次設(shè)置為0，2，4，6，8，……，38（7）將緩沖區(qū)各字節(jié)依次設(shè)置為0，1，2，3，0，1，2，3，…，3
答案：
單項(xiàng)選擇題
8086CPU在執(zhí)行MOV AL，[BX]指令的總線周期內(nèi)，若BX存放的內(nèi)容為2034H，BHE和A0的狀態(tài)為（）。
A.0；1
B.0；0
C.1；1
D.1；0

首頁

題庫

網(wǎng)課

在線模考

桌面端

現(xiàn)代微機(jī)章節(jié)練習(xí)(2019.04.27)

編寫指令序列，把AX中的16b二進(jìn)制分為4組，每組4b，分別置入AL，BL，CL，DL中。

CPU馬上響應(yīng)中斷的必要條件是（）。

74LS138譯碼器的接線如下圖所示，寫出Y0、Y2、Y4、Y6所決定的內(nèi)存地址范圍。

組成8K字節(jié)的存儲器，需要256×4位的存儲器芯片（）。

SRAM和DRAM存儲原理不同，它們分別靠（）來存儲0和1的。

PC機(jī)采用向量中斷方式處理8級外中斷，中斷號依次為08H-0FH，在RAM 00：2CH單元開始依次存放23H、FFH、00H和F0H4個(gè)字節(jié)，該向量對應(yīng)的中斷號和中斷程序入口是（）。

主機(jī)與外設(shè)之間有三種傳送方式，中斷方式的主要優(yōu)點(diǎn)是（）。

編寫程序，鍵入一個(gè)以$為結(jié)束符的數(shù)字串，統(tǒng)計(jì)其中“0”～“9”各個(gè)數(shù)字出現(xiàn)的次數(shù)，分別存放到S0～S9這10個(gè)單元中去。

8086CPU在執(zhí)行MOV AL，[BX]指令的總線周期內(nèi)，若BX存放的內(nèi)容為2034H，BHE和A0的狀態(tài)為（）。

現(xiàn)代微機(jī)章節(jié)練習(xí)(2019.04.27)

編寫指令序列，把AX中的16b二進(jìn)制分為4組，每組4b，分別置入AL，BL，CL，DL中。

CPU馬上響應(yīng)中斷的必要條件是（）。

74LS138譯碼器的接線如下圖所示，寫出Y0、Y2、Y4、Y6所決定的內(nèi)存地址范圍。

組成8K字節(jié)的存儲器，需要256×4位的存儲器芯片（）。

SRAM和DRAM存儲原理不同，它們分別靠（）來存儲0和1的。

PC機(jī)采用向量中斷方式處理8級外中斷，中斷號依次為08H-0FH，在RAM 00：2CH單元開始依次存放23H、FFH、00H和F0H4個(gè)字節(jié)，該向量對應(yīng)的中斷號和中斷程序入口是（）。

主機(jī)與外設(shè)之間有三種傳送方式，中斷方式的主要優(yōu)點(diǎn)是（）。

編寫程序，鍵入一個(gè)以$為結(jié)束符的數(shù)字串，統(tǒng)計(jì)其中“0”～“9”各個(gè)數(shù)字出現(xiàn)的次數(shù)，分別存放到S0～S9這10個(gè)單元中去。

8086CPU在執(zhí)行MOV AL，[BX]指令的總線周期內(nèi)，若BX存放的內(nèi)容為2034H，BHE和A0的狀態(tài)為（）。

編寫指令序列，把AX中的16b二進(jìn)制分為4組，每組4b，分別置入AL，BL，CL，DL中。

CPU馬上響應(yīng)中斷的必要條件是（）。

74LS138譯碼器的接線如下圖所示，寫出Y0、Y2、Y4、Y6所決定的內(nèi)存地址范圍。

組成8K字節(jié)的存儲器，需要256×4位的存儲器芯片（）。

SRAM和DRAM存儲原理不同，它們分別靠（）來存儲0和1的。

PC機(jī)采用向量中斷方式處理8級外中斷，中斷號依次為08H-0FH，在RAM 00：2CH單元開始依次存放23H、FFH、00H和F0H4個(gè)字節(jié)，該向量對應(yīng)的中斷號和中斷程序入口是（）。

主機(jī)與外設(shè)之間有三種傳送方式，中斷方式的主要優(yōu)點(diǎn)是（）。

編寫程序，鍵入一個(gè)以$為結(jié)束符的數(shù)字串，統(tǒng)計(jì)其中“0”～“9”各個(gè)數(shù)字出現(xiàn)的次數(shù)，分別存放到S0～S9這10個(gè)單元中去。

8086CPU在執(zhí)行MOV AL，[BX]指令的總線周期內(nèi)，若BX存放的內(nèi)容為2034H，BHE和A0的狀態(tài)為（）。