填空題

組合邏輯電路在任意時(shí)刻的穩(wěn)定輸出信號取決于()

答案:此時(shí)的輸入
題目列表

你可能感興趣的試題